방법론
3차원 수냉식 냉각
design
2008. 7. 10. 22:14
트리즈의 발전법칙에 의하면 1차원->2차원->3차원->복잡형 으로 진화하는 경향이 하나 있다.
조명도 이와 유사한데 백열등->긴 형광등->구부러진 소켓형 형광등 이 이러한 사례에 해당한다.
LED 조명이 활성화되면 어떻게 될지 모르지만 말이다.
아래 사례는 반도체 냉각에 관한 이야기이다. 전부터, 반도체의 집적도를 높이기 위해 2차원 평면 형태의 칩 형태를 3차원적으로 쌓아올리는 방안이 제시되어 있기는 했지만, 칩의 발열 문제 때문에 아직 3차원 칩을 제조하기 어려운 것으로 알고 있다.
냉각 방식도 2차원에서 3차원적으로 할 수 있다면, 머지않아 3차원 형태의 칩을 구경할 수 있을 것 같다.
===================================================================================================
컴퓨터의 중앙연산처리장치(CPU)에 사용되는 칩에는 수많은 트랜지스터가 집적되어 있다.일례로 인텔의 최신 쿼드코어 CPU 한 개에는 8억 2천만 개의 트랜지스터가 탑재되어 있다(참조자료1).
앞으로도 이러한 칩은 더욱 집적도가 높아질 것으로 예상된다. 최근에는 칩의 집적도를 현저히 향상시키기 위해 새로운 형태를 가진 구조가 제안되기도 한다. 일례로 소위 3차원 칩 스택(3-D chip stack)이라는 것이 있다.
전통적으로 칩과 메모리 디바이스는 실리콘 웨이퍼 상에 나란히 배치되는 반면에, 이 3차원 칩 스택에서는 칩과 메모리 디바이스들이 상호간에 적층된다. 3차원 칩 스택은 예측되는 한계를 뛰어넘어 칩의 성능을 향상시킬 가장 전도유망한 방법 중에 하나로 여겨지고 있다. 칩 스택 기술은 2차원 칩과 비교하여 칩 상에서 거리 정보를 줄여서 1000배 더 빨리 이동하고, 정보를 흐르게 하는 채널을 최대 100배까지 더 많이 추가할 수 있게 한다.
이렇게 집적도가 높아질수록 작은 칩에 집적된 트랜지스터들을 이용하여 연산을 수행하는데 더 많은 에너지가 소비되고, 이에 따라 칩 표면에는 단위면적당 열 발생 밀도가 갈수록 높아지게 된다. 열 발생이 일정 수준을 넘어서면 컴퓨터가 다운되기도 하고, 기기의 동작이 멈춰 고장을 일으킬 수 있다.
종래의 경우 CPU를 냉각하기 위해서는 공랭방식, 열전소자 직접 냉각방식, 소프트웨어에 의한 냉각방식, 히트 파이프에 의한 내각방식, 물을 이용한 냉각방식 등이 제안되어 왔으며, 통상적으로는 방열판을 냉각시켜주는 냉각 팬과 컴퓨터 내부의 대류로 냉각시켜주는 냉각 팬을 이용한 방식과 더불어 열 전도율이 매우 높은 신금속을 파이프 구조로 제작하여 칩 뒷면에 붙여 열을 삽시간에 빨아들인 후 방열판과 냉각팬으로 냉각시키는 히트 파이프 구조가 많이 사용되어 왔다(참조자료2).
그런데 데이터를 처리하는 프로세서의 능력을 크게 향상시키기 위해 칩을 서로 적층하여 패키징을 수행하는 경우 칩의 뒷면에 부착하는 통상적인 냉각 방식은 적합하지 않다. 전통적인 칩 뒷면 냉각 방식으로는 고출력 밀도의 논리 레이어를 2개 이상 적층하는 것이 불가능하다.
이와 같이 현저한 성능 향상의 방법으로 큰 각광을 받고 있는 3차원 칩 스택의 경우 발열 문제는 그 실용화에 큰 장애로 작용하고 있다. 고성능 3차원 칩 스택의 잠재력을 이용하기 위해서는 레이어 간 냉각이 필요하다. 3차원 칩 스택은 4㎠의 면적 및 1mm 두께인 경우 거의 1kW의 총 발열량을 가진다. 이것은 요리용 철판에서 발생하는 열보다 10배 정도 더 많은 것이다. 더욱이, 각각의 레이어는 열을 제거하는 데 있어 추가적인 장애가 된다. 현재까지 이러한 문제에 대해 실행 가능한 해법을 입증한 사람은 없다.
그런데 최근에 IBM 취리히 연구소(Zurich Research Laboratory)의 토마스 브룬슈빌러(Thomas Brunschwiler) 연구팀이 독일 베를린(Berlin)에 위치한 프라운호퍼 연구소(Fraunhofer Institute)와 공동으로 이러한 발열 문제를 해결할 수 있는 획기적인 연구결과로, 스택(stack)에서 각 레이어(layer) 사이에 직접적으로 물 배관을 설치하여 3차원 칩에 대한 냉각 시스템을 구현하는 시제품을 시연하여 주목을 받고 있다.
토마스 브룬슈빌러 연구팀은 열원에서 열을 효율적으로 제거하기 위해 개별 칩 레이어들 사이에 사람의 머리카락(50μm)과 같은 얇은 물 배관 냉각 구조를 만들었다. 물의 우수한 열 특성을 이용하여 연구팀은 전형적으로 4㎠의 면적을 가진 스택에 대해 레이어 당 최대 180 W/㎠의 냉각 성능을 시연할 수 있었다.
실험에서 연구자들은 두 개의 열원 사이에 위치하여 물 배관으로 냉각 레이어를 구성하는 1cm×1cm 시제품을 만들었다. 이 냉각 레이어는 높이가 약 10 μm로, 1㎠당 10,000개의 수직한 상호연결부(interconnect)를 가지도록 패키징되었다.
연구팀은 레이어를 통해 유동하는 물을 최대화하면서도 물이 전기 단락을 야기하지 않도록 상호연결부를 밀봉 봉인하는 시스템을 설계하는 데 있어 주요 기술적 난제를 극복했다. 이러한 시스템이 가진 복잡성은 사람의 뇌와 유사하다. 사람의 뇌의 경우 신호 전송을 위한 수백만 개의 신경과 뉴런이 혼합되어 있으나, 이들은 동일한 공간을 차지하고 있는 냉각 및 에너지 공급을 위한 수십만 개의 혈관과 간섭되지 않는다.
개별 레이어의 제작에는 한 레이어에서 다음 레이어로 신호를 전송하는 구멍을 에칭이나 드릴링을 이용한 것 이외에는 기존의 제작법을 사용했다. 신경과 같은 역할을 하는 구멍을 격리시키기 위해 연구자들은 각각의 상호연결부(관통전극<through silicon via>라고도 불림) 근처에 실리콘 벽을 남겨두고, 물로부터 전기적 상호연결부를 격리하기 위해 산화 실리콘 미세 레이어를 추가했다. 이러한 구조는 현재의 칩에서 사용되는 상호연결부 및 금속화 공정 보다도 10배 정도 더 정확한 10μm의 정밀도로 제작되었다.
개별 레이어들을 조립하기 위해 연구팀은 정교한 박막 납땜법(thin-film soldering technique)을 개발했다. 이 기법을 이용하여 연구자들은 단락이 없는 전기적 접촉뿐만 아니라 우수한 열 접촉을 가지는데 필요한 고품질, 정밀도 및 강인성을 달성했다. 마지막 단계로 조립된 스택은 소형 대야를 닮은 실리콘 냉각 용기에 위치되었다. 물은 펌핑되어 용기의 일측에서부터 개별 칩 레이어 사이를 흘러 타측으로 빠져나갔다.
연구팀은 시제품에서 얻은 실험 결과에 기초하여 시뮬레이션을 이용하여 4㎠의 칩 스택에 대해 추정했으며, 180W/㎠이라는 냉각 성능을 얻었다.
앞으로 토마스 브룬슈빌러 연구팀은 훨씬 치수가 작은 칩과 더 많은 상호연결부에 대해 냉각 시스템을 최적화할 계획이다. 또한, 발열량이 높은 곳에 대한 냉각을 위해 좀 더 정교한 구조를 탐구하고 있다.
이와 같이 3차원 칩 스택의 냉각 문제를 각 레이어(layer) 사이의 직접적인 물 배관을 통해 해결하는 방법은 개인용 컴퓨터나 노트북 내부에서 차지하는 공간면적이 적고 소음 발생도 적어서 노트북의 소형화 및 CPU의 고성능화에 적절히 대응할 수 있을 것으로 기대된다.
http://radar.ndsl.kr/tre_View.do?ct=TREND&lp=SI?&cn=GTB2008060187&SITE=KLIC
조명도 이와 유사한데 백열등->긴 형광등->구부러진 소켓형 형광등 이 이러한 사례에 해당한다.
LED 조명이 활성화되면 어떻게 될지 모르지만 말이다.
아래 사례는 반도체 냉각에 관한 이야기이다. 전부터, 반도체의 집적도를 높이기 위해 2차원 평면 형태의 칩 형태를 3차원적으로 쌓아올리는 방안이 제시되어 있기는 했지만, 칩의 발열 문제 때문에 아직 3차원 칩을 제조하기 어려운 것으로 알고 있다.
냉각 방식도 2차원에서 3차원적으로 할 수 있다면, 머지않아 3차원 형태의 칩을 구경할 수 있을 것 같다.
===================================================================================================
컴퓨터의 중앙연산처리장치(CPU)에 사용되는 칩에는 수많은 트랜지스터가 집적되어 있다.일례로 인텔의 최신 쿼드코어 CPU 한 개에는 8억 2천만 개의 트랜지스터가 탑재되어 있다(참조자료1).
앞으로도 이러한 칩은 더욱 집적도가 높아질 것으로 예상된다. 최근에는 칩의 집적도를 현저히 향상시키기 위해 새로운 형태를 가진 구조가 제안되기도 한다. 일례로 소위 3차원 칩 스택(3-D chip stack)이라는 것이 있다.
전통적으로 칩과 메모리 디바이스는 실리콘 웨이퍼 상에 나란히 배치되는 반면에, 이 3차원 칩 스택에서는 칩과 메모리 디바이스들이 상호간에 적층된다. 3차원 칩 스택은 예측되는 한계를 뛰어넘어 칩의 성능을 향상시킬 가장 전도유망한 방법 중에 하나로 여겨지고 있다. 칩 스택 기술은 2차원 칩과 비교하여 칩 상에서 거리 정보를 줄여서 1000배 더 빨리 이동하고, 정보를 흐르게 하는 채널을 최대 100배까지 더 많이 추가할 수 있게 한다.
이렇게 집적도가 높아질수록 작은 칩에 집적된 트랜지스터들을 이용하여 연산을 수행하는데 더 많은 에너지가 소비되고, 이에 따라 칩 표면에는 단위면적당 열 발생 밀도가 갈수록 높아지게 된다. 열 발생이 일정 수준을 넘어서면 컴퓨터가 다운되기도 하고, 기기의 동작이 멈춰 고장을 일으킬 수 있다.
종래의 경우 CPU를 냉각하기 위해서는 공랭방식, 열전소자 직접 냉각방식, 소프트웨어에 의한 냉각방식, 히트 파이프에 의한 내각방식, 물을 이용한 냉각방식 등이 제안되어 왔으며, 통상적으로는 방열판을 냉각시켜주는 냉각 팬과 컴퓨터 내부의 대류로 냉각시켜주는 냉각 팬을 이용한 방식과 더불어 열 전도율이 매우 높은 신금속을 파이프 구조로 제작하여 칩 뒷면에 붙여 열을 삽시간에 빨아들인 후 방열판과 냉각팬으로 냉각시키는 히트 파이프 구조가 많이 사용되어 왔다(참조자료2).
그런데 데이터를 처리하는 프로세서의 능력을 크게 향상시키기 위해 칩을 서로 적층하여 패키징을 수행하는 경우 칩의 뒷면에 부착하는 통상적인 냉각 방식은 적합하지 않다. 전통적인 칩 뒷면 냉각 방식으로는 고출력 밀도의 논리 레이어를 2개 이상 적층하는 것이 불가능하다.
이와 같이 현저한 성능 향상의 방법으로 큰 각광을 받고 있는 3차원 칩 스택의 경우 발열 문제는 그 실용화에 큰 장애로 작용하고 있다. 고성능 3차원 칩 스택의 잠재력을 이용하기 위해서는 레이어 간 냉각이 필요하다. 3차원 칩 스택은 4㎠의 면적 및 1mm 두께인 경우 거의 1kW의 총 발열량을 가진다. 이것은 요리용 철판에서 발생하는 열보다 10배 정도 더 많은 것이다. 더욱이, 각각의 레이어는 열을 제거하는 데 있어 추가적인 장애가 된다. 현재까지 이러한 문제에 대해 실행 가능한 해법을 입증한 사람은 없다.
그런데 최근에 IBM 취리히 연구소(Zurich Research Laboratory)의 토마스 브룬슈빌러(Thomas Brunschwiler) 연구팀이 독일 베를린(Berlin)에 위치한 프라운호퍼 연구소(Fraunhofer Institute)와 공동으로 이러한 발열 문제를 해결할 수 있는 획기적인 연구결과로, 스택(stack)에서 각 레이어(layer) 사이에 직접적으로 물 배관을 설치하여 3차원 칩에 대한 냉각 시스템을 구현하는 시제품을 시연하여 주목을 받고 있다.
토마스 브룬슈빌러 연구팀은 열원에서 열을 효율적으로 제거하기 위해 개별 칩 레이어들 사이에 사람의 머리카락(50μm)과 같은 얇은 물 배관 냉각 구조를 만들었다. 물의 우수한 열 특성을 이용하여 연구팀은 전형적으로 4㎠의 면적을 가진 스택에 대해 레이어 당 최대 180 W/㎠의 냉각 성능을 시연할 수 있었다.
실험에서 연구자들은 두 개의 열원 사이에 위치하여 물 배관으로 냉각 레이어를 구성하는 1cm×1cm 시제품을 만들었다. 이 냉각 레이어는 높이가 약 10 μm로, 1㎠당 10,000개의 수직한 상호연결부(interconnect)를 가지도록 패키징되었다.
연구팀은 레이어를 통해 유동하는 물을 최대화하면서도 물이 전기 단락을 야기하지 않도록 상호연결부를 밀봉 봉인하는 시스템을 설계하는 데 있어 주요 기술적 난제를 극복했다. 이러한 시스템이 가진 복잡성은 사람의 뇌와 유사하다. 사람의 뇌의 경우 신호 전송을 위한 수백만 개의 신경과 뉴런이 혼합되어 있으나, 이들은 동일한 공간을 차지하고 있는 냉각 및 에너지 공급을 위한 수십만 개의 혈관과 간섭되지 않는다.
개별 레이어의 제작에는 한 레이어에서 다음 레이어로 신호를 전송하는 구멍을 에칭이나 드릴링을 이용한 것 이외에는 기존의 제작법을 사용했다. 신경과 같은 역할을 하는 구멍을 격리시키기 위해 연구자들은 각각의 상호연결부(관통전극<through silicon via>라고도 불림) 근처에 실리콘 벽을 남겨두고, 물로부터 전기적 상호연결부를 격리하기 위해 산화 실리콘 미세 레이어를 추가했다. 이러한 구조는 현재의 칩에서 사용되는 상호연결부 및 금속화 공정 보다도 10배 정도 더 정확한 10μm의 정밀도로 제작되었다.
개별 레이어들을 조립하기 위해 연구팀은 정교한 박막 납땜법(thin-film soldering technique)을 개발했다. 이 기법을 이용하여 연구자들은 단락이 없는 전기적 접촉뿐만 아니라 우수한 열 접촉을 가지는데 필요한 고품질, 정밀도 및 강인성을 달성했다. 마지막 단계로 조립된 스택은 소형 대야를 닮은 실리콘 냉각 용기에 위치되었다. 물은 펌핑되어 용기의 일측에서부터 개별 칩 레이어 사이를 흘러 타측으로 빠져나갔다.
연구팀은 시제품에서 얻은 실험 결과에 기초하여 시뮬레이션을 이용하여 4㎠의 칩 스택에 대해 추정했으며, 180W/㎠이라는 냉각 성능을 얻었다.
앞으로 토마스 브룬슈빌러 연구팀은 훨씬 치수가 작은 칩과 더 많은 상호연결부에 대해 냉각 시스템을 최적화할 계획이다. 또한, 발열량이 높은 곳에 대한 냉각을 위해 좀 더 정교한 구조를 탐구하고 있다.
이와 같이 3차원 칩 스택의 냉각 문제를 각 레이어(layer) 사이의 직접적인 물 배관을 통해 해결하는 방법은 개인용 컴퓨터나 노트북 내부에서 차지하는 공간면적이 적고 소음 발생도 적어서 노트북의 소형화 및 CPU의 고성능화에 적절히 대응할 수 있을 것으로 기대된다.
http://radar.ndsl.kr/tre_View.do?ct=TREND&lp=SI?&cn=GTB2008060187&SITE=KLIC